In SR NAND-poort bistabiel circuit, is de ongedefinieerde ingangsvoorwaarde van SET = '0' en RESET = '0' verboden. Het is het nadeel van de SR-flipflop. Deze staat:
- Negeer de feedbackvergrendelingsactie.
- Forceer beide uitgangen op 1.
- Verlies de controle door de ingang, die eerst naar 1 gaat, en de andere ingang blijft '0' waardoor de resulterende toestand van de grendel wordt bestuurd.
Wij hebben een nodig omvormer om te voorkomen dat dit gebeurt. We verbinden de omvormer tussen de Set- en Reset-ingangen voor het produceren van een ander type flip-flopcircuit genaamd D-flipflop , Vertraging flip-flop, D-type Bistabiel, D-type flip-flop.
kern Java
De D-flipflop is de belangrijkste flipflop van andere geklokte typen. Het zorgt ervoor dat beide ingangen, dat wil zeggen S en R, tegelijkertijd nooit gelijk zijn aan 1. De Delay-flip-flop is ontworpen met behulp van een gated SR-flipflop met een omvormer aangesloten tussen de ingangen waardoor een enkele ingang D(Data) mogelijk is.
Deze enkele data-ingang, gelabeld als 'D', wordt gebruikt in plaats van de 'Set'-ingang en voor de aanvullende 'Reset'-ingang wordt de omvormer gebruikt. De niveaugevoelige D-type of D-flipflop is dus opgebouwd uit een niveaugevoelige SR-flipflop.
Dus hier S=D en R= ~D(complement van D)
Blokdiagram
Schakelschema
We weten dat de SR-flipflop twee ingangen nodig heeft, dat wil zeggen één om de uitgang te 'SET'en en een andere om de uitgang te 'RESET'en. Door een omvormer te gebruiken, kunnen we de uitgangen met slechts één ingang instellen en resetten, omdat de twee ingangssignalen elkaar nu aanvullen. Als bij de SR-flipflop beide ingangen 0 zijn, is die toestand niet langer mogelijk. Het is een dubbelzinnigheid die wordt verwijderd door het complement in de D-flipflop.
In de D-flipflop wordt de enkele ingang 'D' de 'Data'-ingang genoemd. Wanneer de data-invoer is ingesteld op 1, wordt de flip-flop ingesteld, en wanneer deze op 0 wordt ingesteld, verandert de flip-flop en wordt deze gereset. Dit zou echter zinloos zijn, aangezien de uitvoer van de flip-flop altijd zou veranderen bij elke puls die op deze gegevensinvoer wordt toegepast.
De 'CLOCK'- of 'ENABLE'-ingang wordt gebruikt om dit te voorkomen door de data-invoer van de vergrendelingscircuits van de flip-flop te isoleren. Wanneer de klokingang op waar is ingesteld, wordt de D-ingangsvoorwaarde alleen gekopieerd naar de uitgang Q. Dit vormt de basis van een ander sequentieel apparaat dat wordt aangeduid als D Flipflop .
Wanneer de klokingang op 1 staat, worden de 'set'- en 'reset'-ingangen van de flip-flop beide op 1 gezet. Hij zal dus de status niet veranderen en de gegevens opslaan die op de uitgang aanwezig waren voordat de klokovergang plaatsvond. In eenvoudige woorden: de uitgang is 'vergrendeld' op 0 of 1.
prioriteit wachtrij java
Waarheidstabel voor de D-type flip-flop
Symbolen ↓ en ↑ geven de richting van de klokpuls aan. D-type flip-flop nam deze symbolen aan als flanktriggers.